更新时间：2018-12-27 20:10:44
封面
版权信息
前言
第1章 EDA技术概述
1.1 EDA技术及其发展
1.2 Top-down设计与IP核复用
1.3 数字设计的流程
1.4 常用的EDA软件工具
1.5 EDA技术的发展趋势
习题1
第2章 FPGA/CPLD器件
2.1 PLD器件概述
2.2 PLD的基本原理与结构
2.3 低密度PLD的原理与结构
2.4 CPLD的原理与结构
2.5 FPGA的原理与结构
2.6 FPGA/CPLD的编程元件
2.7 边界扫描测试技术
2.8 FPGA/CPLD的编程与配置
2.9 FPGA/CPLD器件概述
2.10 FPGA/CPLD的发展趋势
习题2
第3章 Quartus Ⅱ集成开发工具
3.1 Quartus Ⅱ原理图设计
3.2 Quartus Ⅱ的优化设置
3.3 Quartus Ⅱ的时序分析
3.4 基于宏功能模块的设计
习题3
第4章 VHDL设计初步
4.1 VHDL简介
4.2 VHDL组合电路设计
4.3 VHDL时序电路设计
4.4 Synplify Pro综合器
4.5 Synplify综合器
习题4
第5章 VHDL结构与要素
5.1 实体
5.2 结构体
5.3 VHDL库和程序包
5.4 配置
5.5 子程序
5.6 VHDL文字规则
5.7 数据对象
5.8 VHDL数据类型
5.9 VHDL运算符
习题5
第6章 VHDL基本语句
6.1 顺序语句
6.2 并行语句
6.3 属性说明与定义语句
习题6
第7章 VHDL设计进阶
7.1 行为描述
7.2 数据流描述
7.3 结构描述
7.4 三态逻辑设计
7.5 RAM存储器设计
7.6 分频器设计
7.7 数字跑表
7.8 音乐演奏电路
习题7
第8章 有限状态机设计
8.1 有限状态机
8.2 有限状态机的描述方式
8.3 状态编码
8.4 有限状态机设计要点
8.5 用状态机设计流水灯
8.6 状态机A/D采样控制电路
习题8
第9章 VHDL数字设计与优化
9.1 流水线设计技术
9.2 资源共享
9.3 字符液晶显示控制
9.4 VGA图像显示控制器设计
9.5 FIFO缓存器设计
9.6 异步串行接口（UART）设计
习题9
第10章 VHDL数字电路的仿真
10.1 VHDL仿真概述
10.2 VHDL测试平台
10.3 ModelSim仿真概述
10.4 ModelSim仿真实例
习题10
第11章 DSP Builder设计初步
11.1 DSP Builder设计流程
11.2 DSP Builder设计示例
11.3 建立DSP Builder子系统
11.4 基于DSP Builder的数字AGC设计
11.5 硬件在回路（HIL）仿真
习题11
第12章 VHDL通信与接口设计实例
12.1 m序列发生器
12.2 Gold码
12.3 FSK解调
12.4 数字过零检测法和等精度频率测量
12.5 I2C总线接口设计
习题12
附录A VHDL关键字
附录B VHDL程序包
B.1 STANDARD程序包（STD库）
