集成电路静态时序分析与建模

封面

版权信息

前言

第1章 引论

1.1 集成电路发展史简介

1.2 国内集成电路的发展现状

1.3 国际集成电路的发展态势

1.4 静态时序分析技术

1.5 主流静态时序分析与建模工具介绍

第2章 静态时序分析的基础知识

2.1 逻辑门单元

2.2 门单元的时序计算参数

2.3 时序单元相关约束

2.4 时序路径

2.5 时钟特性

2.6 时序弧

2.7 PVT环境

2.8 时序计算单位

第3章 单元库时序模型

3.1 基本时序模型简介

3.2 Synopsys工艺库模型

3.3 延时计算模型

3.4 互连线计算模型

3.5 引脚电容值的计算

3.6 功耗模型的计算

3.7 时序信息建模基本方法

第4章 时序信息库文件

4.1 非线性延时模型

4.2 复合电流源延时模型

第5章 静态时序分析的基本方法

5.1 时序图

5.2 时序分析策略

5.3 时序路径延时计算方法

5.4 时序路径的分析方法

5.5 时序路径分析模式

5.6 时序减免

5.7 其他芯片变化相关分析模式

5.8 时钟路径悲观移除

5.9 时序优化

第6章 时序约束

6.1 时钟约束

6.2 I/O延时约束

6.3 I/O环境建模约束

6.4 时序例外

6.5 恒定状态约束

6.6 屏蔽时序弧

6.7 时序设计规则约束

第7章 串扰噪声

7.1 噪声的定义

7.2 噪声的来源

7.3 噪声恶化的原因

7.4 噪声的体现形式

7.5 噪声相互作用形式

7.6 NLDM噪声模型的计算

7.7 噪声延时计算方法

7.8 时间窗口

7.9 优化噪声的物理方法

7.10 CCS噪声模型

第8章 单元时序建模实战

8.1 时序信息提取实现

8.2 SiliconSmart工具的使用流程简介

8.3 时序信息提取内容

第9章 静态时序分析实战（ETS篇）

9.1 静态时序分析的基本流程

9.2 建立静态时序分析的工作环境

9.3 静态时序分析实现

第10章 Tcl脚本编程

10.1 Tcl语法

10.2 数据结构

10.3 表达式

10.4 控制流

10.5 eval命令

10.6 source命令

10.7 过程

10.8 引用

10.9 字符串操作

10.10 文件访问

第11章 Tcl脚本编程应用实例（PT篇）

11.1 get_failing_paths_high_slew

11.2 get_interclock_skew

11.3 report_unclocked

11.4 get_buffers

11.5 get_ports_edge_sense

11.6 report_clock_endpoint_skew

11.7 report_violations

11.8 eco_fix_violations

附录