AI加速器架构设计与实现

封面

版权信息

内容简介

前言

第1章 卷积神经网络

1.1 神经网络的结构

1.2 GCN

1.3 网络的基本块

1.4 网络的算子

1.5 网络参数量与运算量

1.6 加速器编程模型

1.7 硬件加速器架构分类

第2章 运算子系统的设计

2.1 数据流设计

2.2 算力与带宽

2.3 卷积乘法阵列

2.4 卷积运算顺序的选择

2.5 池化模块的设计

第3章 存储子系统的设计

3.1 存储子系统概述

3.2 数据格式的定义

第4章 架构优化技术

4.1 运算精度的选择

4.2 硬件资源的复用

4.3 Winograd算法和FFT算法

4.4 除法变乘法

4.5 LUT的使用

4.6 宏块并行技术

4.7 减少软件配置时间

4.8 软件优化技术

4.9 一些激进的优化技术

第5章 安全与防护

5.1 安全技术

5.2 安全性评估

5.3 防护

第6章 神经网络加速器的实现

6.1 乘法器的设计

6.2 数字电路常见基本块的设计

6.3 时序优化

6.4 低功耗设计

第7章 盘点与展望

7.1 AI加速器盘点

7.2 Training加速器

7.3 展望

后记

作者简介