前言

随着电子技术、计算机应用技术和EDA技术的不断发展，利用FPGA/CPLD进行数字系统的开发已被广泛应用于通信、航天、医疗电子、工业控制等领域。FPGA/CPLD具有功能强大，开发周期短、投资小，便于修改及开发工具智能化等特点。近年来，FPGA/CPLD市场发展迅速，并且随着电子工艺不断改进，低成本高性能的FPGA/CPLD器件推陈出新，从而促使了FPGA/CPLD成为当今硬件设计的首选方式之一。熟练掌握FPGA/CPLD设计技术已经是电子设计工程师的基本要求。

Verilog HDL语言作为国际标准的硬件描述语言，已经成为工程技术人员和高校学生的必备技能。本书例子中的文本编辑均采用Verilog HDL语言编写，并且书中实例均通过仿真和硬件测试。

本书主要以实例为主来介绍以Altera公司推出的Quartus II 9.0为设计平台的FPGA/CPLD数字系统设计。书中的例子包含简单的数字逻辑电路实例、数字系统设计实例，以及复杂数字系统设计实例，由浅入深地介绍了采用Quartus II进行数字系统开发的设计流程、设计思想和设计技巧。

本书分为12章和1个附录，其中第1章和第2章主要介绍Quartus II 9.0的开发流程和设计方法；第3章介绍第三方仿真工具ModelSim和综合工具Synplify的使用；第4章～第8章以数字电路的设计（包括门电路、组合逻辑电路、触发器、时序逻辑电路）为例，介绍原理图编辑、文本编辑及混合编辑的设计方法，同时也巩固了数字电路的基础知识；第9章介绍一些课程设计中涉及的数字系统设计实例，以便读者更深入地掌握Quartus II 9.0的设计方法和Verilog HDL语言的熟练运用；第10章介绍宏功能模块，以及IP核的使用方法和简单的范例；第11章和第12章给出了两个大型数字系统的设计实例，以使读者更深入地掌握数字系统的设计方法；附录为本书实验开发箱的有关说明。

本书由周润景和苏良碧编著。其中，苏良碧编写了第3 章，其他章节及附录由周润景教授负责编写，全书由周润景统稿、定稿。参加编写的还有张丽娜、张红敏、张丽敏、宋志清、刘培智、陈雪梅、陈艳梅、袁伟亭、景晓松、郝晓霞、张斐、宋建华和张均。任冠中、丁莉、李琳、胡训智等同学参与了本书例子的设计与验证工作，在此表示感谢。

本书的例子经过北京百科融创教学仪器设备有限公司（www.r8c.com）开发的RC-EDA/SOPC-IV实验箱的验证，对该公司的支持表示感谢。

由于作者水平有限，书中难免存在错误和不足之处，敬请读者批评指正。

编著者