本章小结

逻辑代数的公式和定理、逻辑函数的表示方法和逻辑函数的简化方法，是分析和设计数字逻辑电路的数学工具。传统的逻辑函数的表示方法有真值表、逻辑函数表达式、卡诺图和逻辑图4种，它们之间可以任意地转换，根据具体的使用情况，可以选择最适当的一种方法，表示所研究的逻辑函数。卡诺图曾经是数字逻辑电路设计中的一种重要工具，但随着电子设计自动化（EDA）技术的出现，其历史使命即将结束，因此本教材仅简单介绍这种工具，主要介绍基于Verilog HDL的数字逻辑电路及系统的设计。

Verilog HDL是EDA技术的重要组成部分。本章介绍Verilog HDL的基本知识，包括语法结构、变量、语句、模块和不同级别的电路设计和描述，为今后的数字逻辑电路与系统的设计打下基础。

Verilog HDL具有行为描述和结构描述功能，可以对系统级（System Level）、算法级（Algorithm Level）和寄存器传输级（RTL，Register Transfer Level）等高层次抽象级别进行电路设计和描述，也可以对门级（Gate Level）和开关级（Switch Level）等低层次的抽象级别进行电路设计和描述。

逻辑函数的简化是设计优化的过程之一，但由于EDA技术的出现，简化过程一般由EDA工具自动完成，设计者对这方面的过问很少甚至完全不过问，因此本章仅介绍了公式简化法，以达到使读者了解简化的意义和目的。

常用的逻辑函数表达式有5种，即与或式、或与式、与非与非式、或非或非式和与或非式。各种表达式之间可以互相转换。在设计实际的数字系统时，根据所用器件的要求，可以将表达式转换成满足器件需要的形式，并画出对应的逻辑图，实现数字系统的设计。