3.6 MOS集成门

MOS集成电路是用MOS管作为基本元件构成的。MOS管是金属-氧化物-半导体场效应管（Metal Oxide Semiconductor Field Effect Transistor）的简称。在MOS管内，只有一种载流子参与导电，因此MOS集成电路属于单极型集成电路。

3.6.1 MOS管

1. MOS管的结构

MOS管分为NMOS和PMOS两种类型。NMOS管的结构如图3.48（a）所示，它是在P型半导体底衬上制作两个高掺杂浓度的N型区（以N + 表示），形成MOS管的源极S（Source）和漏极D（Drain）。第3个电极叫栅极G（Gate），通常用金属铝制作。栅极和底衬之间被二氧化硅（SiO2）绝缘层隔开，这就形成金属（Metal）、氧化物（Oxide）和半导体（Semiconductor）的MOS管的结构。底衬也称为B极，它是底衬上全部MOS管的公共极。

NMOS管又有增强型和耗尽型两种类型。如果在增强型的NMOS管的栅极和源极之间没有加电压，即VGS = 0，则两个N区与P型底衬形成两个背向串联的PN结，此时，无论漏极和源极之间加上哪个方向的电源，总会使一只PN结反偏，MOS管不能导通，漏极电流ID = 0。如果在栅极上加上足够大的正电压，即 VGS>VGS（TH），则自由电子在栅极的正电场的吸引下，聚集在栅极下的底衬表面，形成与P型底衬相反的N型沟道。N沟道把两个N区沟通，在漏源电压VDS的作用下，形成漏极电流ID。因为导电沟道属于N型，而且必须在栅极上加上足够高的正电压VGS（TH）时，沟道才能形成，所以把这种类型的MOS管叫做N沟道增强型MOS管。VGS（TH）是形成沟道的最低栅源电压，称为开启电压，一般VGS（TH）= 2V～3V。增强型NMOS管的符号如图3.48（b）所示。

耗尽型NMOS管制作时在栅极的下方就存在N型沟道，因此当VGS = 0时，MOS管就能导通，只有在栅极加上足够大的负电压，即VGS<−VGS（TH），使栅极下方的聚集的自由电子被驱散，沟道消失后，MOS管才截止。这种类型的MOS管叫做N沟道耗尽型MOS管。耗尽型NMOS管的符号如图3.48（c）所示。

PMOS管的结构如图3.49（a）所示，它是在N型半导体底衬上制作两个高掺杂浓度的P型区（以P + 表示），形成MOS管的源极S、漏极D和栅极G的。

PMOS管也有增强型和耗尽型两种类型。增强型PMOS管制作时，在栅极的下方没有P型沟道，当VGS = 0时，MOS管不能导通，漏极电流 ID = 0。如果在栅极加上足够大的负电压，即VGS<−VGS（TH），自由电子在栅极的负电场的排斥下，使栅极下的底衬表面的自由电子数量大大减少，空穴数量大大增加，形成与N型底衬相反的P型沟道，使PN结消失，MOS管导通。这种类型的MOS管叫做P沟道增强型MOS管。增强型PMOS管的符号如图3.49（b）所示。制作时就存在沟道的PMOS管称为耗尽型PMOS管，其符号如图3.49（c）所示。

2. MOS管的开关特性

在数字电路中，MOS管主要作为开关元件来使用。下面以增强型NMOS管为例，介绍MOS管的开关特性。

（1）输出特性

NMOS管的基本开关电路如图3.50（a）所示，这种结构也称为共源接法电路，其输出特性（也称为漏极特性）曲线如图3.50（b）所示。

漏极特性分三个工作区，即截止区、非饱和区和饱和区。当 VGS<VGS（TH）时，漏极和源极之间没有导电沟道形成，ID≈0，NMOS管工作在截止区。当 VGS≥VGS（TH）后，导电沟道形成，产生电流 ID。在 VDS<VGS−VGS（TH）区域，导电沟道是完整的，导通电阻基本不变。因此，随着VDS的上升，ID增加，这个区域（在虚线的左边）称为非饱和区。如果VGS≥VGS（TH）－形成导电沟道后，而且VDS>VGS VGS（TH），则导电沟道被夹断；而且随着 VDS的增加，被夹断的沟道距离越大，导通电阻也越大，虽然VDS增加，但ID基本不变。一般把这个区域（在－虚线的右边）称为饱和区。把 VDS = VGS VGS（TH）的各点连接起来，如图中的虚线所示，是非饱和区与饱和区的分界。

（2）转移特性

MOS管的转移特性是VDS不变化条件下的ID电流与VGS之间的曲线关系，增强型NMOS管的转移特性曲线如图3.51所示。曲线的斜率称为跨导gm，即：

跨导反映MOS管的导通电阻特性，跨导大则导通电阻小，跨导小则导通电阻大。在MOS管制作时，可以通过控制跨导来改变导通电阻。

（3）输入电阻与输入电容

MOS管的输入电阻实际就是SiO2的绝缘电阻，其阻值Ri可达1012Ω以上。这样大的输入电阻，使MOS管在静态时基本不需要输入电流，即Ii≈0，属于电压控制器件。因此，MOS管开关电路的静态输入功耗极低，负载能力很强。

MOS管的输入电容是栅极和源极之间存在的寄生电容 Ci，其值约在百分之几皮法到几皮法之间。虽然输入电容很小，但输入电阻很大，在动态过程中，输入电容Ci充电或放电回路的时间常数τi（τi = RiCi）很大，充电或放电的时间相对长。这是影响MOS开关时间的主要因素。

3.6.2 MOS反相器

MOS反相器也称为非门。在MOS集成电路中，各种逻辑门基本都是由反相器的组合构成的。

1. 电阻负载反相器

图3.50（a）所示的共源电路实际就是一个反相器，RD是负载电阻。从电路输出特性曲线可以看出，当输入为低电平，即Vi = VIL时，MOS管工作在截止区，输出为高电平，VO≈VDD；当输入为高电平，即Vi = VIH时，MOS管工作在非饱和区，输出为低电平，VO≈0V。电路的输出电平与输入电平相反，所以称为反相器。

2. MOS管负载反相器

在MOS集成电路中，制作MOS晶体管要比制作电阻容易，而且只要控制管子的跨导，就可以得到不同阻值的电阻，因此MOS反相器都采用MOS管代替电阻作为负载的。

NMOS反相器电路如图3.52（a）所示，VT1是NMOS驱动管、VT2是NMOS负载管。驱动管的栅极与漏极并接于电源VDD上，使VT2总是处于导通状态，相当一个负载电阻。图3.52（b）是VT2的转移特性曲线。在驱动管的漏极特性曲线上，用VT2的转移特性曲线代替电阻负载特性曲线（图中以虚线表示），得到NMOS管负载反相器的分析图，如图3.52（c）所示。当输入为低电平，即Vi = VIL时，驱动管VT1的漏极特性曲线与负载管VT2的转移特性曲线交于A点，输出为高电平，VO≈VDD−VGS（TH）；当输入为高电平，即Vi = VIH时，VT1的漏极特性曲线与VT2的转移特性曲线交于B点，输出为低电平，VO≈0V。

3. CMOS反相器

在制作NMOS反相器时，负载管导通电阻的大小是需要综合考虑的问题。如果负载管的导通电阻小，则在驱动管导通时，电路的功耗大；如果导通电阻大，则在驱动管截止时，电路提供的拉电流负载小，驱动能力弱。CMOS反相器较好地解决了这个问题。

CMOS反相器电路如图3.53（a）所示，T1是NMOS驱动管、T2是PMOS负载管，这种由两种不同类型的MOS管形成的电路结构，称为互补MOS（Complementary Symmetry MOS），简称CMOS。

在CMOS反相器电路中，把两个MOS管的栅极并联在一起作为输入Vi；两个漏极并联在一起作为输出VO；负载管的源极接正电源端VDD，驱动管的源极接负电源端VSS。使用时，VSS可接地或负电源。

CMOS反相器的等效图如图3.53（b）所示，VT1和VT2相当于两只受输入Vi控制的开关。当输入为低电平（即Vi = VIL = 0V）时，驱动管VT1的VGS<VGS（TH）而处于截止状态（相当于开关断开），负载管VT2 的 VGS>VGS（TH）而处于导通状态（相当开关闭合），输出VO = VOH = VDD，为高电平。当输入为高电平（即Vi = VIH = 10V）时，驱动管VT1的VGS>VGS（TH）而处于导通状态，负载管VT2的VGS<VGS（TH）而处于截止状态，输出VO = VOL = VSS = 0V，为低电平。

CMOS反相器工作时，输出回路中的两只晶体管总有一只处于截止状态，即VT1导通则VT2截止，VT2导通则VT1截止。因此，CMOS反相器的驱动管和负载管的导通电阻都可以很小，增强了电路的负载能力，也使电路的静态功耗很低。

3.6.3 MOS门

常用的MOS门包括NMOS门、PMOS和CMOS门。

1. NMOS门

（1）NMOS与非门

两输入端的NMOS与非门电路如图3.54所示，它由两只NMOS管串联后再通过一只负载管接到正电源VDD端。当输入A、B中有任一个（或两个）为低电平时，串联支路就不能导通，输出Y为接近VDD的高电平；只有当A、B都是高电平时，串联支路才能导通，输出Y为接近0V的低电平。归纳上述分析，得出电路的真值表如表3.13所示。

由表可见，电路具有与非功能，其输出逻辑表达式为：

增加串联支路的NMOS管的个数，就可以得到不同扇入系数的与非门。在与非门的输出端再增加一级反相器，就得到NMOS与门电路。

（2）NMOS或非门

两输入端NMOS或非门电路如图3.55所示，它由两只NMOS管并联后再通过一只负载管接到正电源VDD端。当输入A、B中有任一个（或两个）为高电平时，并联支路中就至少有一只晶体管导通，使输出Y为低电平；只有当A、B都是低电平时，并联支路的全部晶体管截止，输出Y才为高电平。归纳上述分析，得出电路的真值表如表3.14所示。由表可见，电路具有或非功能，其输出逻辑表达式为：

增加并联支路的NMOS管的个数，就可以得到不同扇入系数的或非门。在或非门的输出端再增加一级反相器，就得到NMOS或门电路。

2. PMOS门

（1）PMOS与非门

两输入端PMOS与非门电路如图3.56所示，它由两只PMOS管并联后再通过一只负载管接到负电源（−VDD）端，下面以正逻辑关系分析它的工作原理。当输入A、B中有任一个（或两个）为低电平−VDD时，并联支路中就至少有一只晶体管导通，使输出Y为高电平0V；只有当A、B都是高电平0V时，并联支路中的晶体管都截止，输出Y才为接近－VDD的低电平。

归纳上述分析，可知电路具有与非逻辑功能，其真值表如表3.15所示，输出逻辑表达式为

（2）PMOS或非门

两输入端PMOS或非门电路如图3.57所示，它由两只PMOS管串联后再通过一只负载管接到负电源（−VDD）端。当输入A、B中有任一个（或两个）高电平0V时，串联支路中至少有一只晶体管截止，使输出Y为接近−VDD的低电平；只有当A、B都是低电平−VDD时，串联支路中的晶体管全部导通，输出Y才为接近0V的高电平。归纳上述分析，可知电路具有或非逻辑功能，其真值表如表3.16所示，输出逻辑表达式为：

3. CMOS门

（1）CMOS与非门

两输入端CMOS与非门电路如图3.58所示，它是把两个CMOS反相器的负载管并联、驱动管串联后得到的。当输入 A、B 中有任一个（或两个）为低电平时，串联支路中的驱动管至少有一只截止，而并联支路中的负载管就至少有一只导通，使输出Y为接近VDD的高电平；只有当 A、B 都是高电平时，串联支路中的驱动管才能全部导通，而并联支路的负载管全部截止，输出Y为接近0V的低电平。电路的工作原理反映了“与非”逻辑功能，其输出逻辑表达式为：

（2）CMOS或非门

两输入端的CMOS或非门电路如图3.59所示，它是把两个CMOS反相器的负载管串联、驱动管并联后得到的。当输入 A、B 中有任一个（或两个）为高电平时，并联支路中的驱动管至少有一只导通，而串联支路中的负载管就至少有一只截止，输出Y为接近0V的低电平；只有当A、B都是低电平时，并联支路中的驱动管全部截止，而串联支路的负载管全部导通，输出Y才为接近VDD的高电平。电路的工作原理反映了“或非”逻辑功能，其输出逻辑表达式为：

4. CMOS传输门

CMOS传输门电路如图3.60（a）所示,其逻辑符号如图3.60（b）所示。图中的VT1是NMOS管、VT2是PMOS管，所以它也属于互补MOS（即CMOS）。把VT1和VT2的源极并接在一起构成电路的输入Vi，把漏极并接在一起构成输出Vo；VT1的栅极作为控制输入端C，将C反相后（即）作为VT2的栅极控制信号，形成传输门电路。由于MOS晶体管的源极和漏极是完全对称的，输入端可以作为输出，输出端也可以作为输入，因此电路的输入用Vi/Vo表示，输出用Vo/Vi表示。

下面分析传输门电路的工作原理（假设电路的工作电源 VDD = 10V，VGS（TH）= 3V）。当控制端C为低电平，即C = 0V， = 10V时，输入Vi在0V～10V的范围内，VT1、VT2晶体管都不能满足VGS>VGS（TH）的条件，因此都截止，输出呈高阻态。当C为高电平，即C = 10V， = 0V时，输入Vi在0V～7V的范围内，VT1满足VGS>VGS（TH）的条件，处于导通状态，使输出Vo = Vi；而输入Vi在3V～10V的范围内，VT2满足VGS>VGS（TH）的条件，处于导通状态，使输出Vo = Vi。

综合上述的分析，把传输门的工作原理归纳为：当控制端C为低电平时，传输门处于关闭状态，输出呈高阻态；当C为高电平时，传输门处于导通状态，允许输入信号通过门到达输出端。传输门在开放状态时，不仅允许由高、低两种电平构成的数字信号通过，而且允许模拟信号通过，所以传输门也称为模拟开关。

在与非门、或非门等CMOS门电路的输出部分增加一个传输门，就可以得到这些门的三态输出门电路。图3.61所示的就是两输入端CMOS三态与非门的电路结构及逻辑符号。

3.6.4 CMOS门的外部特性

CMOS是最常用的集成电路类型，从使用角度出发，了解CMOS集成电路的外部特性也是重要的。

1. 电压传输特性

图3.62是CMOS非门的电压传输特性曲线。从该曲线可以反映CMOS非门的几个主要特性参数：输出逻辑高电平 VOH≈VDD，输出逻辑低电平 VOL≈0V，阈值电压（即转折区中点对应的输入电压）VTH≈1/2VDD，输入低电平噪声容限VNL和输入高电平噪声容限VNH基本相同，约为1/2VDD。

2. 输入保护电路和输入特性

MOS集成电路的输入端具有很高的输入阻抗（达到1012Ω），如果在输入端存在一个极小的漏电流，就会产生极高的电压降，致使输入的SiO2绝缘层被击穿而损坏电路。因此，一般的CMOS集成电路都增加了输入保护电路。

CMOS非门的输入保护电路如图3.63所示，它由三只二极管和一只限流电阻R构成。当输入电压高于正电源电压 VDD时，D1和D2导通，使过高的输入电压不能出现在非门的输入端。当输入电压低于负电源电压VSS时，D3导通，使过低的输入电压也不能出现在非门的输入端，有效地保护了非门电路。

增加了输入保护电路的CMOS非门的输入特性曲线如图3.64所示。曲线表明，当输入电压在正常范围内（即Vi = 0V～VDD），电路的输入电流Ii≈0。如果Vi超过VDD，则保护二极管VD1和VD2导通，产生由外向内的输入电流 Ii，该段的特性曲线由二极管VD1和VD2的伏安特性决定。如果Vi低于VSS，则保护二极管VD3导通，产生由内向外的输入电流Ii，该段的特性曲线由二极管D3的伏安特性决定。

另外，由于CMOS集成电路输入不需要输入电流，所以没有输入负载特性。只要在输入端接一个电阻下地，不管这个电阻的阻值有多大，输入电平都是低电平。在这方面，与TTL集成电路存在区别，也就是说CMOS电路没有开门电阻和关门电阻这类参数。

3. 电源特性

CMOS集成电路可以在单电源和双电源两种环境下工作，而且电源电压允许在一个较宽的范围内变化。单电源工作时，VSS接地电平（0V），VDD作为正电源，一般VDD = 3V～18V。双电源工作时，VSS接负电源，VDD接正电源，一般VSS = −3V～−18V。在双电源工作环境下，CMOS电路的输出在正、负两种电平（双幅度电平）上变换。

CMOS门处于静态时，输入电流几乎为0。另外，输出采用互补结构，静态时总有一只晶体管截止，因此电路处于静态时的功耗也极低。

在动态过程中，由于输入电平发生变化，需要一定数量的输入电流对输入寄生电容进行充电或放电。另外，输出发生状态变化的过程中，输出互补晶体管出现瞬间同时导通的状况，此时会产生一个较大的漏极电流。

4. CMOS门电路多余输入端的处理

由于电路结构上的区别，CMOS集成电路多余输入端的处理方法与TTL多余输入端的处理方法存在不同之处。例如，CMOS与非门的多余输入端，可以采取接逻辑高电平或与有用输入端并接的正确处理方法，但不能悬空。虽然CMOS集成门增加了输入保护电路，输入端悬空后不至于损坏器件，但悬空的输入端容易引入干扰。干扰信号以电荷的形式在输入端的寄生电容上积累，如果寄生电容上的电荷积累得少，相当于在输入端接低电平；而积累得多，则相当于在输入端接高电平，这样就可能引起电路的输出状态不能确定。