6.5 基于Verilog HDL的时序逻辑电路的设计