4.2 装配体环境介绍