1.3.3 CPLD/FPGA设计

复杂可编程逻辑器件（Complex Programmable Logic Device，CPLD）和现场可编程门阵列（Field Programmable Garry Array，FPGA）随着EDA技术的发展已经成为电子设计领域的重要角色，其应用相当广泛，同时也是本书介绍的重点。高集成度、高速度和高可靠性是CPLD/FPGA最明显的特点。

随着工艺的进步和特征尺寸的缩小，可编程器件的时钟延时已经小至 1ns 甚至 ps 量级，加上结合并行工作的方式，CPLD/FPGA 在超高速应用领域和实时监控方面有着非常广阔的前景。与 ASIC 设计相比，CPLD/FPGA 最显著的优势就是开发周期短、投资风险小、产品上市快和硬件升级余地大。如图1-5所示，给出了一个 CPLD/FPGA 的简要设计流程，可以看出对工程师而言其工序相对于ASIC设计有明显的减少。

图1-5 CPLD/FPGA的一般设计流程

业内的一些美国 IT 公司认为，一个 ASIC 设计的 80％功能可用于 IP 核的构建，而CPLD/FPGA仅仅是各类再应用逻辑与IP核的拼装，因而可以在很短时间内完成十分复杂的设计，使产品快速进入市场，抢占市场份额，这些特性使它的发展前景一片光明。