2.6.5 CPLD/FPGA的选择