4.3 Verilog HDL基本知识