2．示波器的采样率

被测信号经过示波器前端的放大、衰减等信号调理电路后，接下来就是进行信号采样和数字量化。信号采样和数字化的工作是通过高速的A/D转换器（ADC，模数转换器）完成的，示波器的采样率就是指对输入信号进行A/D转换时采样时钟的频率。

真正输入示波器的信号在时间轴和电压轴上都是连续变化的，但是这样的信号无法用数字的方法进行描述和处理，数字化的过程就是用高速ADC对信号进行采样和量化的过程。经过模数转换后，在时间和电压上连续变化的波形就变为一个个连续变化的数字化的样点，如图3.5所示。

在进行采样或者进行数字量化的过程中，如果要尽可能真实地重建波形，最关键问题是在时间轴上的采样点是否足够密以及在垂直方向的电压的量化级数。水平方向采样点的间隔取决于示波器的ADC的采样率，而垂直方向的电压量化级数则取决于ADC的位数。

对于实时示波器来说，目前普遍采用的是实时采样方式。所谓实时采样，就是对被测的波形信号进行等间隔的一次连续的高速采样，然后根据这些连续采样的样点重构或恢复波形。在实时采样过程中，很关键的一点是要保证示波器的采样率要比被测信号的变化快很多。那么究竟要快多少呢？可以参考数字信号处理中的奈奎斯特（Nyquist）定律。Nyquist定律告诉我们，如果被测信号的带宽是有限的，那么在对信号进行采样和量化时，如果采样率是被测信号带宽的2倍以上，就可以完全重建或恢复出信号中承载的信息。

图3.6是满足奈奎斯特采样定律的情况：被测信号的带宽为B，示波器的采样率为Fs。当用Fs的采样率对带宽为B的信号进行采样时，从频谱上看以Fs的整数倍为中心会出现重复的信号频谱，有时称为镜像频谱。如果B＜Fs/2或者说Fs＞2B时，信号的各个镜像频谱不会产生重叠，就可以在采样后通过合适的重建滤波器把需要的信号恢复出来。

图3.7是不满足奈奎斯特采样定律的情况：如果B＞Fs/2或者说Fs＜2B时，信号的各个镜像频谱可能会产生重叠，这时我们称信号产生了混叠，混叠后无论采用什么样的滤波方式都不可能再把信号中承载的信息无失真地恢复出来了。

更严重的混叠情况发生在示波器的采样率低于被测信号频率的情况下。为了更清楚地展示这个问题，下面通过一个例子，看看对同一个正弦波信号用不同采样率采样时会发生什么现象。

图3.8和图3.9是示波器分别用20GSa/s的采样率和5GSa/s的采样率对1.7GHz的正弦波进行采样并重建波形的情况，两张图都可以清晰看到原始信号的波形并可以相对准确地测量到信号的频率等参数。

接下来所有情况不变，我们把示波器的采样率分别设置到2.5GSa/s和1GSa/s，此时1.7GHz的正弦波信号经示波器采样和重建以后，在示波器屏幕上仍然能看到一个正弦波信号，但是仔细观察会发现，这个正弦波信号的频率的测量结果是分别是800MHz和300MHz如图3.10和图3.11所示。这时就是产生了信号的混叠：虽然在示波器上仍然能看到一个波形，而且波形看起来没有太大问题，但频率是发生了搬移的，有时又称为假波。

假波的特点是在屏幕上的显示是不稳定的，而且随着采样率的变化波形的频率会发生变化。如果被测信号是数字信号或者脉冲信号，其频谱成分会更加复杂，这时不一定是信号频率发生变化才表示产生了混叠，很多时候上升、下降沿形状的不稳定的跳动也可能是由于信号混叠造成的。避免假波或混叠的根本方法是保证示波器的采样率是被测信号带宽的2倍以上。示波器前面的放大器、衰减器等信号调理电路都有一定的带宽，这就是示波器标称的硬件带宽，因此超过示波器带宽的信号频率成分即使能进入示波器内部也已经被衰减得比较厉害。现在的数字示波器的最高采样率一般都可以保证采样率超过示波器带宽的2倍以上（考虑到示波器的频响方式的不同，实际示波器的最高采样率可能会是其带宽的2.5倍或4倍以上），但是在实际使用中，由于内存深度的限制，示波器有可能会在时基刻度打得比较长时降低采样率，这时就需要特别注意混叠或者假波的产生。如果实在需要采集比较长的时间同时又需要比较高的采样率，可以考虑扩展示波器的内存深度或者采用其他的采样方式（例如分段存储）。

对于带限的调制信号来说（例如1.7GHz的载波，调制带宽为10MHz），如果示波器的采样率虽然不满足信号载波频率的2倍以上的要求，但是满足信号调制带宽2倍以上的条件。此时有可能采样到的信号虽然载波频率发生了搬移，但是信号的调制信息还完整保留，这时仍然可以对信号进行正确的解调。这种采样方式有时又称为欠采样，在无线通信的信号采样中有广泛应用。欠采样实现了类似数字下变频的效果，在欠采样情况下，示波器可以用比较低的采样率进行采样，因此节约了内存深度，从而可以采集更长的时间，欠采样是我们在进行信号解调时比较常用的一种采样方式。但是注意的是，欠采样也要满足采样率是信号带宽2倍以上的条件，同时要保证混叠以后的信号频谱不要跨越相邻的奈奎斯特区间，因此需要慎重使用。

为了避免信号的混叠，放大器后面A/D采样的速率至少在带宽的2倍以上甚至更高。随着高带宽示波器的带宽达到了几十GHz以上，目前市面上根本没有能支持这么高采样率的单芯片的ADC，因此目前市面上高带宽示波器无一例外都需要使用ADC的交织技术，即使用多片ADC交错采集以实现更高的采样率。

图3.12是TI公司提供的一种对其高速ADC进行交织的实现方式（来源：www.ti.com）。在进行交织时，信号经放大后分为2路，送给2片ADC芯片采样，2片ADC的采样时钟有180°的相位差。这样在一个采样时钟周期内2片ADC共采了2个样点，相当于采样率提高了1倍。经2片ADC分别采样后，后续软件在做波形显示时需要把2片ADC采到的样点交替显示，从而重构波形。

要实现多片ADC的拼接，要求各片ADC芯片的偏置、增益的一致性要好，而且对信号和采样时钟的时延要精确控制。偏置和增益的一致性相对比较好解决一些，例如可以通过校准消除其偏置和增益误差。但是信号和采样时钟的时延控制就比较难了，因为高带宽示波器中使用的ADC的采样时钟的一个周期只有几十ps, ps级的误差或者抖动都会造成非常大的影响。图3.13显示了当2片ADC的时钟相位差不是理想的180°时对波形重建造成的影响。

当采用多片ADC在PCB板上直接进行拼接时，由于PCB上走线时延受环境温度、噪声等影响比较大，很难实现精确的时延控制，所以在PCB板上直接进行简单的ADC拼接很难做得非常好。而对于示波器来说，由于其采样率高达几十GHz，因此几个ps的走线延时都会对系统性能产生非常大的影响。为了解决这个问题，比较好的方法是先进行采样保持，再进行信号的分配和采样。如图3.14所示，由于采样保持电路集成在前端芯片内部，在芯片内可以做很好的屏蔽和时延控制，所以采样点时刻的控制可以非常精确。而送给PCB板上各ADC芯片的信号由于已经经过采样保持，所以信号会保持一段时间。这样即使在PCB板上的信号路径或ADC的采样时钟有些时延误差或抖动，只要其范围不超过一个采样时钟周期，就不会对采集到信号的幅度以及最后的波形重建造成影响。