Cadence Concept-HDL & Allegro原理图与电路板设计(第2版)
上QQ阅读APP看本书,新人免费读10天
设备和账号都新为新人

3.5 创建附加页

本节为设计添加一个补充页,并把第一页复制到这一页。

1.复制第一页

(1)使用Group→Create→By Rectangle或Group→Create→By Polygon指令圈选元件和导线(不要把页面的边框起来),如图3-5-1所示。

(2)选择Group→Copy All[A],如图3-5-2所示。圈选的复制品被放入缓冲器,并跟随光标移动。

img

图3-5-1 菜单栏

img

图3-5-2 菜单栏

(3)单击Add New Page图标img添加设计的第二页。

(4)单击右键并从快捷菜单中选择PasteSpecial,如图3-5-3所示。

(5)弹出Paste Special窗口,如图3-5-4所示,单击Change Signal Names。

img

图3-5-3 快捷菜单

img

图3-5-4 Paste Special窗口

(6)在Paste Special窗口中,如图3-5-5所示,更改RCS0为RCS2,更改RCS1为RCS3,单击OK按钮。

(7)单击元件和导线放置在页面中间的位置,单击右键并选择Done。

(8)选择File→Save 和Text→Update Sheet Variables,如图3-5-6所示。

img

图3-5-5 Paste Special窗口

img

图3-5-6 菜单栏

(9)放大标题,注意Page显示为“2 of 2”,如图3-5-7所示。

img

图3-5-7 标题栏

(10)单击右键并选择Zoom Fit图标img

2.添加输入(inport)/输出(outport)端口

(1)打开Part Information Manager窗口,如图3-5-8所示,从standard库添加5个inport,如图3-5-9所示。输出端口同理,在standard库中选择outport进行添加。

img

图3-5-8 Part Information Manager窗口

img

图3-5-9 添加输入端口

(2)选择File→Save。返回第一页,添加5个inport到该页的信号源,然后保存设计。

3.运行打包

(1)在Design Entry HDL中选择File→Export Physical,如图3-5-10所示。

(2)确保Update PCB Editor Board(Netrev)选项未被选中,如图3-5-11所示。单击OK按钮开始打包。

img

图3-5-10 菜单栏

img

图3-5-11 不选Update PCB Editor Board(Netrev)选项

(3)当打包报告报错时,单击Yes按钮查看详细文件。

(4)滚动pxl.log文件窗口的底部,注意到错误如下:

ERROR(1109):Cannot package instance into package U101.

ERROR(1109):Cannot package instance into package U102.

这个错误的发生是因为两页中元件标注的赋值相同。

(5)退出报错文件并关闭Progress窗口。

4.调试打包错误

(1)进入第二页,选择Text→Attributes,如图3-5-12所示,单击元件U101。

(2)在Attributes窗口,给name的属性LOCATION前添加一个美元符号($),如图3-5-13所示。

img

图3-5-12 菜单栏

img

图3-5-13 Attributes窗口

(3)U102做相同的操作,保存设计。

(4)选择File→Export Physical,单击OK按钮开始打包,打包完成后单击No按钮。