8.6.3 定时误差检测及环路滤波器模块的Verilog HDL设计