1.4.2 Altera（Intel）公司及产品介绍

2015年6月，Intel公司宣布以167亿美元的价格，收购全球第二大FPGA厂家Altera。Altera（Intel）公司秉承创新的传统，是世界上片上可编程系统（SOPC）解决方案的倡导者。Altera（Intel）公司结合带有软件工具的可编程逻辑技术、知识产权（IP）和技术服务，在世界范围内为14000多个客户提供高质量的可编程解决方案。

Altera（Intel）公司的FPGA主要有5个系列，分别为Agilex、Arria、MAX、Cyclone、Stratix，每个系列又根据不同应用场合有不同的小系列。本小节主要介绍Altera（Intel）公司的Cyclone V系列和Stratix 10系列FPGA。

1.Cyclone V系列FPGA

Cyclone V系列FPGA采用TSMC的28nm低功耗（28LP）工艺进行开发，满足了目前大批量、低成本应用对最低功耗、最低成本及最优性能水平的需求。与前几代产品相比，该系列FPGA总功耗降低了40%，静态功耗降低了30%。Cyclone V系列FPGA提供功耗最低的串行收发器，每个通道在5Gbps时功耗只有88mW，处理性能高达4000MIPS，而功耗不到1.8W。此外，该系列FPGA集成了丰富的硬核IP模块，帮助设计人员降低系统成本和功耗，缩短设计时间，同时突出产品优势。为保护宝贵的IP核投入，该系列FPGA还提供最全面的设计保护功能，包括支持易失和非易失密钥的256位高级加密标准（AES）。

Cyclone V系列FPGA是一个单晶片芯片系统，包含两个不同的部分：硬核处理器系统（HPS）和FPGA部分。图1-25显示了Cyclone V系列FPGA内部结构示意图。

1）硬核处理器系统（HPS）

HPS包含硬逻辑和软组件两个部分：HPS硬逻辑可通过HPS软组件实现与FPGA部分的数据交互；HPS软组件可以在Cyclone V系列FPGA的FPGA架构中例化，其本身在FPGA架构中占用很小的空间。HPS硬逻辑的构成如下。

（1）FLASH控制器。

（2）SDRAM控制器子系统。

（3）Cortex-A9 MPU子系统。

（4）片上存储（包括64KB的片上RAM和64KB的片上启动ROM）。

（5）时钟PLL。

（6）外设接口（包括媒体访问控制器、USB控制器、UART）。

（7）调试（包括调试组件、调试访问端口等）。

2）FPGA部分

Cyclone V系列FPGA的FPGA部分主要由控制块、用户I/O、HSSI收发器、FPGA架构和时钟PLL等组成，具体功能如下。

（1）控制块。控制块用于时钟源的选择控制、全局时钟多路复用的控制、时钟的供电和断电。

（2）用户I/O。用户I/O是FPGA芯片与外围电路的接口部分，完成不同电气特性下对输入/输出信号的驱动和匹配。

（3）HSSI收发器。用户可以通过HSSI（高速串行接口）收发器实现10Gbps以上的发送和接收数据速率。

（4）FPGA架构。Cyclone V系列FPGA的FPGA架构中基本构建模块是ALM（自适应逻辑模块）。ALM包括1个八输入LUT、两个加法器和4个寄存器，它们都紧密地封装在一起，提高了性能，能够很好地使用硅片面积。

（5）时钟PLL。时钟PLL提供时钟管理功能，即利用输入的参考时钟输出一个稳定的时钟，并支持小数分频或整数分频。

2.Stratix 10系列FPGA

Stratix 10系列FPGA是一个单晶片芯片系统，采用Intel的14nm三栅极工艺技术，集成四核64位ARM Cortex-A53，实现了高于上一代SoC两倍的性能。Stratix 10系列FPGA可以满足当前和未来嵌入式市场的要求，包括无线和有线通信、数据中心加速及许多军事应用。

Stratix 10系列FPGA的单片内核架构避免了使用多个FPGA管芯来提高密度的竞争同构器件的连接问题。Stratix 10系列FPGA采用异构3D SiP集成技术。Altera的异构3D SiP集成技术是通过使用Intel的专用嵌入式多管芯互连桥接（Embedded Multi-die Interconnect Bridge，EMIB）技术实现的，与基于中介层的方法相比，进一步提高了性能，降低了复杂度和成本，增强了信号完整性。

Stratix 10系列FPGA具有丰富的外设特性，包括系统存储器管理单元、外部存储器控制器及高速通信接口等。这一通用计算平台具有优异的适应能力、性能、功效、系统集成和设计效能，适用于多种高性能应用。设计人员可以在高性能系统中使用Stratix 10系列FPGA实现硬件可视化，增加管理和监视功能（如加速预处理、远程更新和调试、配置及系统性能监视等）。

全面的安全功能增强了对设计的保护。Stratix 10系列FPGA采用创新的安全设计管理器（Secure Design Manager，SDM），支持基于扇区的认证和加密、多因素认证和物理不可克隆功能（Physically Unclonable Function，PUF）技术。Altera与Athena集团及Intrinsic ID合作，为Stratix 10系列FPGA提供了世界级加密加速和PUF IP核。Stratix 10系列FPGA的多层安全和分区IP核保护特性非常优异，这一级别的安全特性使得该器件成为军事、云安全和物联网基础设施应用的理想解决方案。

Stratix 10系列FPGA的技术规范如下。

（1）单片管芯上有550万个逻辑单元。

（2）异构3D SiP集成技术结合了具有高速收发器的FPGA架构。

（3）144个收发器的串行带宽是前一代的4倍。

（4）工作在1.5GHz的四核64位ARM Cortex-A53硬核处理器子系统。

（5）硬核浮点DSP支持单精度工作高达10 TFLOPS运算性能。

（6）安全器件管理器：全面的高性能FPGA安全功能。

（7）业界领先的单粒子翻转探测和消除功能。

（8）Intel 14nm三栅极工艺技术。