6.2.2 简单Verilog HDL实例