2.18 Verilog中的宏定义