3.2 同步触发器功能分析

1.同步RS触发器功能的分析

从水位控制电路对基本RS触发器的需求可以看到，基本RS触发器具备了记忆功能，但其稳态的变化需要完全的外部触发，如果要求电路的功能具有周期性的特点，则需要在原有电路的基础上进行一定的改变。

如图3-15（a）所示为由与非门构成的同步RS触发器的内部电路，可以看到它在原有基本RS触发器电路的基础上增加了一组与非门，从而在原有输入信号的基础上引入了一个CP端。只有在CP端为高电平的情况下，置0端R和置1端S才能有效工作。我们把CP端称为时钟信号端，又可表示为CLK。同步RS触发器的逻辑符号如图3-15（b）所示。同样可以分析出其真值表，如表3-4所示。可以看到，其功能与基本RS触发器相同，但只在CP=1信号到来时其状态才能翻转。

时钟端的加入给我们对逻辑电路的分析增加了两种新的方法。

1）特性方程

同步RS触发器的输出特性不仅取决于输入端R和S的状态，同时还决定于输出端Q在输入信号来临前的状态，因此，按照表3-4所示的真值表，将Qn+1作为输出变量，将S、R和Qn作为输入变量填入卡诺图，如图3-16所示，经化简后可得出特性方程，为：

其中约束条件的出现，来源于触发器输出端Q和的反相状态保持要求。

表3-4 由与非门构成的同步RS触发器的真值表

注：CP作用前触发器的原状态称为初态，用Qn表示；CP作用后触发器的新状态称为次态，用Qn+1表示。

2）状态转换图

将触发器的两个稳态0和1用两个圆圈表示，用箭头表示由初态到次态的转换方向，在箭头旁边用文字符号及其相应信号表示实现转换所必备的输入条件，称这种图为状态转换图。其实，它与真值表是统一的，是真值表的直观形象表示。由与非门组成的同步RS触发器的状态转换图如图3-17所示。

值得关注的是，同步触发器不仅存在着工作的约束条件，同时在CP=1期间，若R、S的状态多次发生变化，则触发器输出的状态也将随之多次翻转，这称为空翻现象。而触发器保存的只是CP回到0前的瞬间状态，这就降低了触发器的抗干扰能力。因此，一般不允许在CP=1期间改变R和S的状态从而避免空翻。

2.约束条件的解除——同步D触发器

在同步RS触发器电路中，输入状态需要严格进行论证，避免R和S两个信号同时输入。在实际工作中，在图3-15（a）的电路中加入一个反相器，用它的输入D和输出来代替S和R，就构成了如图3-18（a）所示的同步D触发器，其逻辑符号如图3-18（b）所示。

显而易见，在CP=1时，当D=1，相当于同步RS触发器的S=1，R=0，则Q=1；反之，当D=0时，则相当于S=0，R=1，因此Q=0。这样在CP=1作用后，其次态Qn+1与D的状态相同，从而避免了同步RS触发器R=S=1的不定状态。

现用真值表、特性方程和状态转换图来表示同步D触发器在CP=1期间的逻辑功能。

如表3-5所示为同步D触发器的真值表。由真值表可得到同步D触发器的特性方程为：

Qn+1=D （3-2）

表3-5 同步D触发器的真值表

同步D触发器的状态转换图如图3-19所示。

由于在CP=1期间，其输出状态总是随输入D的状态而变并与其保持相同，故又称之为“透明的D型锁存器”，八D型透明锁存器产品型号有：533、573；三态输出的有268（六D），373和374（八D）；CMOS4000系列有4042四D锁存器等。

应用芯片时，首先要看懂芯片的真值表，理解其特性方程或状态转换图，这是我们在选择芯片前必须做的功课。