5.2 Verilog HDL设计举例