5.3 Verilog HDL模块的结构