5.3 存储器IP核的VHDL设计应用