5.4 锁相环IP核的VHDL设计应用