1.2　集成电路先进封装

集成电路产业的发展推动了电子整机产品实现小型化、薄型化、高性能化、多功能化、高可靠性和低成本化，这种发展趋势使得集成电路封装密度急剧增加，引线框架型封装（Lead Frame，LF）和基于引线键合（Wire Bonding，WB）的球栅阵列封装（Ball Grid Array，BGA）等传统的封装形式已经不能满足电子产品的实际要求，而以倒装芯片封装（Flip Chip，FC）、圆片级封装（Wafer Level Package，WLP）及基于硅通孔（Through Silicon Via，TSV）技术的三维集成（Three Dimension Integration，3D Integration）和系统级封装（System Level Integration in Package，SiP）等为代表的先进封装技术正在得到发展和实际应用，可以提升元器件系统级的工作性能，满足元器件对封装的要求，其产品市场正在迅速扩大。

图1-5展示了Yole Development在2020年对全球先进封装市场的统计数据及预测。数据表明，以晶圆数量衡量全球先进封装市场，晶圆数量将从2019年的约2900万片晶圆增长到2025年的约4300万片晶圆，复合年成长率（Compound Annual Growth Rate，CAGR）约为7%。在先进封装的业务中，主要的封装形式集中在倒装芯片封装、以扇入型（Fan-in）及扇出型（Fan-out）为代表的圆片级封装和基于2.5D及3D的三维集成，其中复合年成长率最高的封装形式为基于2.5D及3D的三维集成，将达到25%左右。

几种典型的集成电路先进封装形式，包括倒装芯片封装、圆片级封装和三维集成等，以及各先进封装形式所涉及的主要封装材料将在下面进行介绍。

1.2.1　倒装芯片封装

倒装芯片封装是指基于凸点（Bump）结构实现芯片与芯片载体（基板等）互连的封装形式。该封装形式由于在高速信号处理、散热特性、小型化等方面具有优势，因此在中央处理器（Central Processing Unit，CPU）、图形处理器（Graphics Processing Unit，GPU）、现场可编程门阵列（Field Programmable Gate Array，FPGA）、数字信号处理器（Digital Signal Processor，DSP）、通信和智能终端处理器的应用处理器（Application Processor，AP）及发光二极管（Light Emitting Diode，LED）等产品的封装中得到较广泛的应用。

倒装芯片封装技术本身不属于新的封装技术，起源可以追溯到20世纪60年代由IBM发明的可控塌陷芯片连接（Controlled Collapse Chip Connection，C4）技术。该技术随着凸点技术和封装技术的整体发展而持续演化，到现在已经发展成为一种通用的封装技术。

图1-6所示为典型倒装芯片封装结构示意图，所涉及的主要封装材料包括承载芯片的芯片载体（基板）、作为包封保护材料的底部填充料及作为互连材料的凸点等。

1.2.2　圆片级封装

国际半导体技术路线图（International Technology Roadmap for Semiconductor，ITRS）中对圆片级封装的定义如下。

（1）封装和测试是基于圆片（或圆片形式）实现的。

（2）封装后形成的单个封装体可以直接应用于电路组装工艺。

圆片级封装也称晶圆级封装，封装形式主要包括I/O端扇入型（Fan-in）圆片级封装、I/O端扇出型（Fan-out）圆片级封装、集成无源器件（Integrated Passive Devices，IPD）圆片级封装及各类传感器的圆片级封装等。

圆片级封装在低成本和小型化等方面具有优势，将是未来先进封装的重要发展方向。目前，可擦除可编程只读存储器（Erasable Programmable Read Only Memory，EPROM）、模拟芯片、射频（Radio Frequency，RF）及集成无源器件、微机电系统（Micro-Electro-Mechanical System，MEMS）等器件已普遍采用圆片级封装技术。

图1-7所示为Infineon公司的扇出型圆片级封装——嵌入式圆片级球栅阵列封装（embedded Wafer Level Ball Grid Array，eWLB）示意图。这是典型圆片级封装的封装结构，所涉及的主要封装材料包括制造再布线层（Redistribution Layer，RDL）中介质层的光敏材料、布线金属层材料和实现微互连的微细连接材料及包封保护材料等。

1.2.3　三维集成

当传统的以引线框架型封装、基板类封装为代表的二维平面封装在高密度、小型化及系统化上不能满足电子元器件的需求时，三维集成成为产业界的重要选择。三维集成缩短了互连线总长度，缩短了互连延迟，降低了互连功耗，减小了集成面积，并进一步促进电子元器件的小型化。

按封装与集成的层次来划分，三维集成的主要形式包含如图1-8所示的单一封装体内的芯片堆叠（Chip on Chip，CoC）及如图1-9所示的不同封装体之间的叠层封装（Package-on-Package，PoP）。

目前，产业界较成熟的三维集成封装形式主要包括存储器封装中常见的基于CoC技术的多芯片封装（Multi-Chip Package，MCP）及基于PoP技术的应用于智能手机应用处理器封装的PoP封装等。

CoC和PoP中涉及的主要封装材料除传统的键合引线外，主要还包括芯片黏接材料、芯片载体（基板）、微细连接材料及包封保护材料等。如果互连形式包含倒装互连，那么封装材料还会包括互连用的凸点及底部填充料等。

TSV技术由于具有缩短延迟、降低能耗和提高集成度的优势，因此成为未来三维集成的重要方向，主要包括直接在功能芯片上通过硅通孔实现三维集成的3D集成及利用带有硅通孔的无源硅中介转接层实现芯片互连的2.5D集成等。目前，市场上已经出现了基于TSV技术的部分产品，如三星电子（Samsung Electronics）已正式量产的应用于高端服务器的基于3D TSV的64GB DDR4 RDIMM内存、美国赛灵思公司（Xilinx）的利用2.5D 硅中介转接层（业界也称硅转接板，Si Interposer）的FPGA（Virtex-7 2000T）和基于TSV技术的微机电系统封装的产品（RF MEMS及一些惯性MEMS器件）等。三星电子采用3D TSV堆叠的动态随机存取存储器（Dynamic RAM，DRAM）截面结构如图1-10所示。