1.2.2　海思Hi3516A芯片架构

在苹果M1芯片架构中，CPU与硬件加速引擎协同工作，一起打造了一款SOC。本节再举一个例子，海思Hi3516A芯片架构通过采用硬件加速引擎的方式，降低了产品对CPU的性能要求，从而采用低成本的ARM，在降低成本的前提下，进一步提升了性能。图1.16所示为海思Hi3516A监控芯片的硬件架构框图。

图1.16　海思Hi3516A监控芯片的硬件架构框图

海思Hi3516A监控芯片采用单核A7内核作为处理器，主频运行在600MHz，框图左侧为SOC的高速模块；右下角为SOC的低速模块；中下部分的AES/DES/3DES为加、解密模块；右上角的CVBS/BT.1120为显示接口；MIPI/LVDS/Hispi为图像采集接口，以上模块组成了SOC的Boot最小系统，以及基本输入、输出单元。

海思Hi3516A监控芯片是一款IPC监控芯片，主要用于实现视频图像采集，编码传输等功能，为了减小CPU的消耗，协同完成一些复杂的视频运算，海思Hi3516A监控芯片集成了几个重要的硬件加速引擎，使其在低码率、高图像质量、低功耗方面持续引领行业水平。表1.2所示为海思Hi3516A监控芯片集成的硬件加速引擎。

表1.2　海思Hi3516A监控芯片集成的硬件加速引擎

IPC芯片可以用规格较低的Cortex A9系列CPU，得益于IPC芯片集成了如表1.2所示的专用硬件加速引擎，采用专用计算模块完成了图像处理、视频编码、显示后处理等功能，使CPU只需要参与配置及调度，同时才有了资源去处理复杂的操作系统任务。

因为我们总是不断在追求更快，所以我们穷尽一切办法去达成目标。硬件加速引擎在传统CPU无法实现质变的基础上，实现了计算能力的突破。硬件加速引擎虽然有其专用的局限性，但协同CPU处理，可以以更低的成本及功耗，实现更高的性能，这是当前也是未来计算芯片发展的趋势。