10.1.2 Cache模块的数据通路设计