10.1.3 Cache模块内部的控制逻辑设计